The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

Construction of an Automatic Generation System of Embedded Processor Cores

임베디드 프로세서 코어 자동생성 시스템의 구축

  • 조재범 (서강대학교 전자공학과 CAD & Embedded System 연구실) ;
  • 유용호 (서강대학교 전자공학과 CAD & Embedded System 연구실) ;
  • 황선영 (서강대학교 전자공학과 CAD & Embedded System 연구실)
  • Published : 2005.06.01
Download PDF
⟨ Previous Next ⟩

Abstract

This paper presents the structure and function of the system which automatically generates embedded processor cores using the SMDL. Accepting processor description in the SDML, the proposed system generates the processor core, consisting of the pipelined datapath and memory modules together with their control unit. The generated cores support muti-cycle instructions for proper handling of memory accesses, and resolve pipeline hazards encountered in the pipelined processors. Experimental results show the functional accuracy of the generated cores.

본 논문은 SMDL을 이용하여 임베디드 프로세서 코어를 자동 생성해 주는 임베디드 코어 자동 생성 시스템의 구조와 동작에 대해 설명하고 있다. 이러한 SMDL 기술을 통해 제안된 시스템에서는 파이프라인 구조의 데이터패스와 컨트롤 유닛으로 구성된 메모리 모듈을 가진 프로세서 코어를 생성하게 된다. 생성된 코어는 메모리 억세스를 정상적으로 수행할 수 있도록 멀티 싸이클 인스트럭션을 지원하고, 파이프라인 프로세서 상에서 생길 수 있는 파이프라인 해저드를 처리할 수 있다. 실험 결과를 통해서 생성된 코어의 정확성을 확인할 수 있다.

Keywords

References

  1. N. Dutt and K. Choi, 'Configurable Processor for Embedded Computing', IEEE Computer, Vol. 36, No.1, pp. 120-123, Jan. 2003
  2. 최기영, 조영철, 'SoC 설계방법의 최근 동향', 전자공학회지, 30권 9호, 2003년 9월, pp. 17-27
  3. R. Gonzalez 'Xtensa : A Configurable and Extensible Processor' IEEE Micro, Magazine Vol. 20, No.2, pp. 60-70, March/April 2000
  4. P. Marwedel and G. Goossens, 'Code Generation for Embedded Processors,' Kluwer Academic Publishers, pp. 138-152, 1995
  5. A. Fauth, M. Fredericks, and A. Knoll, 'Generation of Hardware Machine Models from Instruction Set Descriptions', in Proc. IEEE Workshop VLSI Signal Processing, Veldhoven, Netherlands, pp. 242-250, Oct. 1993
  6. O. Schliebusch et aI, 'A Novel Methodology for the Design of Application-Specific Instruction- Set Processors (ASIPs) Using a Machine Description Language', IEEE Transactions on, CAD of Int. Circuits and Systems, Vol. 20, No. 11, pp. 1338- 1354 Nov. 2001 https://doi.org/10.1109/43.959863
  7. P. Mishra, A. Kejariwal, and N. Dutt, 'Rapid Exploration of Pipe lined Processors through Automatic Generation of Synthesizable RTL Model', in Proc. IEEE Int. Workshop on Rapid System Prototyping, San Diego, CA, pp. 226-232, June 2003
  8. M. Itoh et al. 'Synthesizable HDL Generation for Pipelined Processors from a Micro-Operation Description' IEICE Trans., Vol. E83-A, No.3, pp. 394-400, March 2000
  9. Motorola, 'DSP56000 : 24-BIT Digital Signal Processor Family Manual', 1995
  10. S. Furber 'ARM System-on-chip Architecture', Addison-Wesley, 2000
  11. ARM, 'ARM7TDMI Technical Reference Manual (rev 3)', 2001
  12. ARM, 'ARM922T Technical Reference Manual (rev 0)', 2001
  13. J. Hennessy and D. Patterson, 'Computer Architecture : A Quantitative Approach', Morgan Kaufmann Publishers Inc., 1990
  14. G. Kane, MIPS RISC Architecture, Prentice-Hall, 1998
  15. H. Lee and S. Hwang 'Design of a High-Level Synthesis System for Automatic Generation of Pipelined Datapath', Journal of KITE, Vol. 31-A, No.4, pp. 53-67, March 1994
  16. Y. Kim, H. Lee, and S. Hwang, 'An Interconnect Allocation Algorithm for Performance-driven Datapath Synthesis', Journal of Circuits, Systems, and Computers, Vol. 7, No.4. pp. 403-423 Sept. 1996
  17. P. Kogge 'The Architecture of Pipelined Computers', Hemisphere Pub. Co., 1981