Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Design and Implementation of ARIA Cryptic Algorithm

ARIA 암호 알고리듬의 하드웨어 설계 및 구현

  • Park Jinsub (Department of Information & Communication Engineering, Chungbuk Nat'l University) ;
  • Yun Yeonsang (Department of Information & Communication Engineering, Chungbuk Nat'l University) ;
  • Kim Young-Dae (National Security Research Institute) ;
  • Yang Sangwoon (National Security Research Institute) ;
  • Chang Taejoo (National Security Research Institute) ;
  • You Younggap (Department of Information & Communication Engineering, Chungbuk Nat'l University)
  • 박진섭 (충북대학교 정보통신공학과) ;
  • 윤연상 (충북대학교 정보통신공학과) ;
  • 김용대 (ETRI 부설 국가보안기술연구소) ;
  • 양상운 (ETRI 부설 국가보안기술연구소) ;
  • 장태주 (ETRI 부설 국가보안기술연구소) ;
  • 유영갑 (충북대학교 정보통신공학과)
  • Published : 2005.04.01
Download PDF
⟨ Previous Next ⟩

Abstract

This paper presents the first hardware design of ARIA that KSA(Korea Standards Association) decided as the block encryption standard at Dec. 2004. The ARIA cryptographic algorithm has an efficient involution SPN (Substitution Permutation Network) and is immune to known attacks. The proposed ARIA design based on 1 cycle/round include a dual port ROM to reduce a size of circuit md a high speed round key generator with barrel rotator. ARIA design proposed is implemented with Xilinx VirtexE-1600 FPGA. Throughput is 437 Mbps using 1,491 slices and 16 RAM blocks. To demonstrate the ARIA system operation, we developed a security system cyphering video data of communication though Internet. ARIA addresses applications with high-throughput like data storage and internet security protocol (IPSec and TLS) as well as IC cards.

본 논문은 2004년 12월 국내 표준(KS)으로 제정된 ARIA 암호 알고리듬의 하드웨어 구조를 처음으로 제안하고 있다. ARIA 암호 알고리듬은 알려진 공격에 대하여 안전하며, Involution SPN (Substitution Permutation Network)으로써 구조적 효율성도 높다. 1 cycle/round 구조로 갖는 제안된 ARIA 구조는 회로 크기를 줄이기 위해 s-box를 듀얼 포트 롬과 배럴 로테이터를 채택한 고속의 라운드 키 생성기를 포함하고 있다. 제안된 ARIA는 Xilinx VirtexE-1600 FPGA를 사용하여 구현하였고, 1,490 slices와 16 RAM 블록을 사용해서 437 Mbps의 성능을 낸다. 설계된 ARIA 블록을 검증하기 위해서 영상 데이터를 암호화(복호화)하여 통신하는 시스템을 개발하였다. 설계한 ARIA는 IC 카드뿐만 아니라 데이터 저장이나 인터넷 보안 규격(IPSec, TLS)과 같은 많은 데이터를 고속 처리가 필요한 응용에 적용될 수 있다.

Keywords

References

  1. 국가보안기술연구소, ARIA 알고리듬 명세서, http://www.nsri.re.kr/ARIA. 2004
  2. 국가보안기술연구소, ARIA 테스트 벡터, http://www.nsri.re.kr/ARIA, 2004
  3. 국가보안기술연구소, Security and Performance Analysis of ARIA, http://www.nsri.re.kr/ARIA, 2003
  4. D. Kwon, J. Kim, S. Park, S. Sung, Y. Sohn, J. Song, Y. Yearn, E-J. Yoon, S. Lee, J. Lee, S. Chee, D. Han and J. Hong, 'New Block Cipher: ARIA,' Proc. ICISC2003, pp.432-445, Nov. 2003
  5. H. W Kim and S. G. Lee, 'Design and implementation of a private and public key crypto processor and its application to a security system,' IEEE Trans. on Consumer Electronics, vol. 50, no. 1, pp. 214-224, Feb. 2004 https://doi.org/10.1109/TCE.2004.1277865
  6. F.-X. Standaert, G. Rouvroy, J.-J. Quisquater and J.-D. Legat, 'A methodology to implement block ciphers in reconfigurable hardware and its application to fast and compact AES Rijndael,' Proc. FPGA'03, pp. 216-224, Feb. 2003 https://doi.org/10.1145/611817.611849
  7. S.-S. Wang and W.-S. Ni, 'An efficient FPGA implementation of advanced encryption standard algorith,' Proc. ISCAS'04, vol. 2, pp. 597-600, May 2004
  8. Xinmiao Zhang and Parhi, K.K., 'High-speed VLSI architectures for the AES algorithm,' IEEE Trans. on Very Large Scale Integration (VLSI) Systems, vol. 12, pp. 957-967, Sept. 2004 https://doi.org/10.1109/TVLSI.2004.832943
  9. G. Rouvroy, F.-X. Standaert, J.-J. Quisquater and J.-D. Legat, 'Compact and efficient encryption/decryption module for FPGA implementation of the AES Rijndael very well suited for small embedded applications,' Proc. ITCC 2004. vol. 2, pp. 583-587, April 2004 https://doi.org/10.1109/ITCC.2004.1286716
  10. 홍진, 염용진, 권대성, '블록암호 ARIA 0.8의 제한적 8라운드 공격,' 제 16회 정보보호와 암호에 대한 학술대회 논문집, 122-129쪽, 천안, 대한민국, 2004년 9월
  11. Dynalith Systems Co., http://www.dynalith.com