Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Hardware design of Reed-solomon decoder for DMB mobile terminals

DMB 휴대용 단말기를 위한 Reed-Solomon 복호기의 설계

  • Published : 2006.04.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we developed a hardware architecture of Reed-Solomon RS(255,239) decoder for the DMB mobile terminals. The DMB provides multimedia broadcasting service to mobile terminals, hence it should have small dimension for low power and short decoding delay for real-time processing. We modified Euclid algorithm to apply it to the key equation solving which is the most complicated part of the RS decoding. We also designed a small finite field divider to avoid the use of large Inverse-ROM table, and it consumed 17 clocks. After synthesis with Synopsis on Samsung STD130 $0.18{\mu}m$ Standard Cell library, the Euclid block had 30,228 gates and consumed 288 clocks, which gave the 25% reduced area compared to other existing designs. The size of the entire RS decoder was about 45,000 gates.

본 논문에서는 DMB(Digital Multimedia Broadcasting) 단말기에서 사용하기 위하여 유클리드(Euclid) 알고리즘 기반의 RS(255,239,t=8) 복호기를 설계하였다 DMB는 휴대 단말기 상에 방송서비스 제공이 목적이므로 사용된 RS 복호기는 면적이 작아야 하며 실시간처리를 위해 복호 지연시간이 짧아야 한다. 두 조건을 만족시키기 위해 에러의 위치 및 크기를 찾는 방법으로 유클리드 알고리즘을 수정하여 사용하였다. 유클리드 알고리즘 상에서 유한체 나눗셈 연산을 위해 사용하는 Inverse ROM을 17 클럭을 소모하는 나눗셈기로 대체하여 면적을 줄였으며, 유한체 나눗셈기로 인한 지연 시간을 줄이기 위해 차수 연산 없이 유클리드 알고리즘의 동작 제어가 가능한 수정된 유클리드 알고리즘을 제안하였다. 제안한 유클리드 알고리즘은 기본 유클리드 알고리즘에 비해 비슷한 지연시간 조건 하에서 면적을 25% 정도 줄일 수 있었다. 삼성 STD130 $0.18{\mu}m$ 표준 셀 라이브러리를 이용하여 Synopsys 상에서 합성한 결과 유클리드 블록은 30,228개의 게이트수를 가지며 288 클럭을 소모하였으며, 전체 RS 복호기의 크기는 약 45,000 게이트였다.

Keywords

References

  1. 한국정보통신기술협회 , '초단파 디지털라디오 방송(지상파 DMB) 비디오 송수신 정합표준,' Doc. TTAS.KO_07.0026., 2004년 8월
  2. 이만영, BCH 부호와 Reed-Solomon 부호, 민음사, 1990
  3. S. Lin, Error Control Coding: fundamentals and Applications. Englewood Cliffs, NJ:Prentice-Hall, 1983
  4. Eui-Seok Kim and Young- Jin Jeong, 'A New Finite Field Division Algorithm', Submitted to International Journal of Electronics, May, 2006
  5. Hanho Lee, 'An Area-efficient Euclidean Algorithm for Reed-Solomon Decoder', IEEE Computer Society Annual Symposium on VlSI, 2003 https://doi.org/10.1109/ISVLSI.2003.1183468
  6. Dilip V. Sarwate, Naresh R. Shanbang, 'High-Speed Architectures for Reed-Solomon Decoder.', IEEE Transaction on VLSI Systems, VOL. 9, NO.5, October 2001 https://doi.org/10.1109/92.953498
  7. Hanho Lee, 'High-Speed VLSI Architecture for Parallel Reed-Solomon Decoder.', IEEE Transaction on VLSI Systems, VOL. 11, NO.2, April 2003 https://doi.org/10.1109/TVLSI.2003.810782
  8. Hanho Lee, 'A High-Speed, Low-Complexity Reed-Solomon Decoder for Optical Communication.' , IEEE Transaction on Circuits and Systems : Accepted for future publication Volume PP, Issue 99, 2005 https://doi.org/10.1109/TCSII.2005.850452