Journal of KIISE:Computer Systems and Theory (한국정보과학회논문지:시스템및이론)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

The Processor Performance Model Using Statistical Simulation

통계적 모의실험을 이용하는 프로세서의 성능 모델

  • 이종복 (한성대학교 정보통신공학과)
  • Published : 2006.06.01
Download PDF
⟨ Previous Next ⟩

Abstract

Trace-driven simulation is widely used for measuring the performance of a microprocessor in its initial design phase. However, since it requires much time and disk space, the statistical simulation has been studied as an alternative method. In this paper, statistical simulations are performed for a high performance superscalar microprocessor with a perceptron-based multiple branch predictor. For the verification, various hardware configurations are simulated using SPEC2000 benchmarks programs as input. As a result, we show that the statistical simulation is quite accurate and time saving for the evaluation of microprocessor architectures with multiple branch prediction.

마이크로 프로세서 구조의 성능을 분석할 때, 트레이스 구동형 모의실험이 광범위하게 수행되고 있으나, 시간과 공간을 많이 차지하기 때문에 최근에 이르러 통계적 모의실험이 그 대안으로 떠오르고 있다. 기존의 통계적 모의실험이 단일 분기 예측법에 대하여 연구가 수행된 것과 달리, 본 논문에서는 다중 분기 예측법을 이용하는 고성능 수퍼스칼라 프로세서에 대한 통계적 프로화일링 모델을 제안하였다. 이때, 다중 분기 예측법은 최근 들어 유망한 기법으로 대두되고 있는 퍼셉트론 분기 예측법을 기반으로 하였다. 이것을 위하여 SPEC 2000 벤치마크 프로그램의 특성을 통계적 프로화일링 기법으로 모델링하고, 여기서 얻은 통계적 프로화일을 바탕으로 벤치마크 트레이스를 합성하여 모의실험을 수행하였다. 그 결과, 제안하는 방식으로 다중 분기 예측을 이용하는 수퍼스칼라 프로세서에서도 비교적 높은 정확도를 얻을 수 있었다.

Keywords

References

  1. S. Nussbaum and J. E. Smith, 'Modeling Super-scalar Processors via Statistical Simulation,' in International Conference on Parallel Architectures and Compilation Techniques, Sep. 2001, pp. 15-24
  2. L. Eeckout, R. H. Bell Jr., B. Stougie, K. D. Bosschere, and L. K. John, 'Control Flow Modeling in Statistical Simulation for Accurate and Efficient Processor Design Studies,' in International Symposium on Performance Analysis of Systems and Software, 2004 https://doi.org/10.1109/ISCA.2004.1310787
  3. T-Y. Yeh, D. T. Marr, and Y. N. Patt, 'Increasing the Instruction Fetch Rate via Multiple Branch Prediction and a Branch Address Cache,' in The 7th International Conference on Supercomputing, Jul. 1993, pp, 67-76 https://doi.org/10.1145/165939.165956
  4. R. Rakvic, B. Black, and J. P. Shen, 'Completion Time Multiple Branch Prediction for Enhancing Trace Cache Performance,' in Annual International Symposium on Computer Architecture, 2000, pp. 47-58 https://doi.org/10.1145/339647.339654
  5. E. Rotenberg, S. Benett, and J. E. Smith, 'Trace Cache : a Low Latency Approach to High Bandwidth Instruction Fetching,' in Proceedings of the 29th Annual International Symposium on Microarchitecture, Dec. 1996, pp, 24-34
  6. D. A. Jimenez and C. Lin, 'Dynamic Branch Prediction with Perceptrons,' in Proceedings of the Seventh International Symposium on High Performance Computer Architecture, 2001. pp. 197-206 https://doi.org/10.1109/HPCA.2001.903263
  7. D. A. Jimenez and C. Lin, 'Neural Methods for Dynamic Branch Prediction,' ACM Transactions on Computer Systems, vol. 20, pp. 369-397, 2002 https://doi.org/10.1145/571637.571639
  8. T-Y. Yeh and Y. N. Patt, 'Two-Level Adaptive Branch Prediction,' in The 24th ACM/IEEE International Symposium and Workshop on Microarchitectures, Nov. 1991, pp. 51-61
  9. The SPARC Architecture Manual, Prentice-Hall, Inc., 1992
  10. Introduction to Shade, Sun Microsystems, Inc., Jun. 1997