DOI QR코드

DOI QR Code

Processor Design Technique for Low-Temperature Filter Cache

필터 캐쉬의 저온도 유지를 위한 프로세서 설계 기법

  • 최홍준 (전남대학교 전자컴퓨터공학부) ;
  • 양나라 (전남대학교 전자컴퓨터공학부) ;
  • 이정아 (조선대학교 컴퓨터공학과) ;
  • 김종면 (울산대학교 컴퓨터정보통신공학부) ;
  • 김철홍 (전남대학교 전자컴퓨터공학부)
  • Received : 2009.09.07
  • Accepted : 2010.01.26
  • Published : 2010.01.31

Abstract

Recently, processor performance has been improved dramatically. Unfortunately, as the process technology scales down, energy consumption in a processor increases significantly whereas the processor performance continues to improve. Moreover, peak temperature in the processor increases dramatically due to the increased power density, resulting in serious thermal problem. For this reason, performance, energy consumption and thermal problem should be considered together when designing up-to-date processors. This paper proposes three modified filter cache schemes to alleviate the thermal problem in the filter cache, which is one of the most energy-efficient design techniques in the hierarchical memory systems : Bypass Filter Cache (BFC), Duplicated Filter Cache (DFC) and Partitioned Filter Cache (PFC). BFC scheme enables the direct access to the L1 cache when the temperature on the filter cache exceeds the threshold, leading to reduced temperature on the filter cache. DFC scheme lowers temperature on the filter cache by appending an additional filter cache to the existing filter cache. The filter cache for PFC scheme is composed of two half-size filter caches to lower the temperature on the filter cache by reducing the access frequency. According to our simulations using Wattch and Hotspot, the proposed partitioned filter cache shows the lowest peak temperature on the filter cache, leading to higher reliability in the processor.

지난 수십 년 동안 프로세서의 성능은 크게 발전하여 왔다. 하지만, 공정 기술의 발달에 기인한 프로세서의 급속한 성능 향상은 최근 들어 몇 가지 문제점들에 직면하고 있다. 반도체 공정 기술이 크게 발전하면서 회로 집적도가 급속도로 높아짐에 따라서 단위 면적당 소모되는 전력량의 증가와 그에 따른 열섬 현상이 대표적인 문제점으로 인식되고 있다. 이와 같은 최근 상황에서, 최신의 프로세서를 설계할 때에는 전력 효율성 향상과 온도 제어 기술이 반드시 함께 고려되어야만 한다. 본 논문에서는 프로세서에서 소비되는 전력의 상당 부분을 차지하고 있는 명령어 캐쉬의 전력 효율성을 향상시키기 위해 사용되는 대표적인 기법 중 하나인 필터 캐쉬 구조에서 발생하는 필터 캐쉬의 온도 상승 문제를 해결하기 위한 기법을 제안함으로써 저전력과 저온도 유지를 동시에 해결하고자 한다. 제안하는 변형 필터 캐쉬 구조는 세 가지로 분류된다. 프로세서가 명령어를 요청 시 필터 캐쉬와 메인 캐쉬를 선택적으로 접근하도록 하는 바이패스 필터 캐쉬 구조, 동일한 크기의 필터 캐쉬를 하나 더 추가하여 기존의 필터 캐쉬와 추가한 필터캐쉬를일정시간동안 번갈아 접근하도록하는 중복필터캐쉬구조, 그리고기존의필터캐쉬를두 개의독립된 필터 캐쉬로 분할하여 요청 명령어에 따라선택적으로 접근되도록 하는 분할필터 캐쉬 구조이다. 본논문에서는 제안된 변형 필터 캐쉬 기법들의 효율성을 정확하게 측정하기 위하여 Wattch 시뮬레이터와 Hotspot을 사용하여 모의실험을 수행한다. 모의실험결과, 본 논문에서 제안하는 세 가지 기법 중 분할 필터 캐쉬 구조가 저온도 필터 캐쉬유지에 가장 적합한 구조임을 확인할 수 있다.

Keywords

References

  1. 이병석, 김철홍, 이정아, "온도인지 마이크로 프로세서에서 동적 연산 이관을 위한 유닛 선택 기법에 관한 비교분석," 한국컴퓨터종합학술대회 논문집 제36권, 제1호(A), 328-329쪽, 2009년 6월.
  2. L. Yeh and R. Chy, "Thermal Management of Microelectronic Equipment," American Society of Mechanical Engineering, 2001.
  3. Z. Zhijun, L. R. Hoover, and A. L. Phillips, "Advanced thermal architecture for cooling of high power electronics," Components and Packaging Technologies, IEEE Transactions on, vol. 25, pp. 629-634, 2002. https://doi.org/10.1109/TCAPT.2002.807995
  4. R. Mahajan, "Thermal Management of CPUs: A Perspective on Trends, Needs, and Opportunities," In Proceedings of the 8th International Workshop on THERMal INvestigations of ICs and Systems, 2002.
  5. K. Sankaranarayanan, S. Velusamy, M. Stan, and K. Skadron, "A Case for Thermal-Aware Floorplanning at the Microarchitectural Level," Journal of Instruction-Level Parallelism, Vol. 8, pp. 1-16, 2005.
  6. 최진항, 이종성, 공준호, 정성우, "실시간 온도 감시를 위한 시뮬레이션 도구의 표현," 한국컴퓨터정보학회 논문지 제 14권. 제 1호, 145-151쪽, 2009년 1월.
  7. 김종면, 정재욱, 김철홍, "분할 기법을 이용한 저전력 명령어 캐쉬 설계," 정보과학회논문지 : 컴퓨팅의 실제 및 레터 제 13권 제 5호, 241-251쪽, 2007년 10월.
  8. J. Kin, M. Gupta, and W. Mangione-Smith, "The Filter Cache: An Energy Efficient Memory Structure," In Proceedings of International Symposiumon Microarchitecture, pp. 184-193, 1997.
  9. David H. Albonesi, "Selective Cache Ways: On Demand Cache Resource Allocation," In Proceedings of International Symposium on Microarchitecture, pp. 70-75, 1999.
  10. M. Powell, A. Agarwal, T. N. Vijaykumar, B. Falsafi, and K. Roy, "Reducing Set-Associative Cache Energy via Way-Prediction and Selective Direct-Mapping," In Proceedings of International Symposium on Microarchitecture, pp. 54-65, 2001.
  11. 공준호, 최진항, 이종성, 정성우, "인텔 펜티엄 4와 코어2 듀오의 실행시간과 파워소모량 효율성 비교," 한국컴퓨터정보학회논문지. 제 13권, 제 7호, 165-172쪽, 2008년 12월.
  12. SIA, "The International Technology Roadmap for Semiconductors," 2005.
  13. D. Brooks andM. Martonosi, "Dynamic Thermal Management for High-Performance Microprocessors," In Proceedings of the 7th International Symposium on High-Performance Computer Architecture, 2001.
  14. 최진항, 공준호, 정의영, 정성우, "온도인지 마이크로프로세서를 위한 듀얼 레지스터파일구조," 정보과학회논문지: 시스템 및 이론 제 35권, 제 11.12호, 510-551쪽, 2008년 12월.
  15. Wattch, http://www.eecs.harvard.edu/-dbrooks/
  16. Hotspot, http://lava.cs.virginia.edu/HotSpot/
  17. SPEC CPU2000 Benchmarks, http://www.specbench.org
  18. Origin Pro, http://www.originlab.com/

Cited by

  1. A Study on the Gesture Based Virtual Object Manipulation Method in Multi-Mixed Reality vol.26, pp.2, 2010, https://doi.org/10.9708/jksci.2021.26.02.125