The Journal of the Institute of Internet, Broadcasting and Communication (한국인터넷방송통신학회논문지)

The Institute of Internet, Broadcasting and Communication (한국인터넷방송통신학회)
권호 표지
DOI QR코드

DOI QR Code

A New Register Transfer Level Synthesis Methodology for Efficient SOC Design

효율적인 SOC 설계를 위한 새로운 레지스터 전송 레벨 합성 방법

  • Received : 2011.02.22
  • Accepted : 2011.04.15
  • Published : 2011.04.30
Download PDF
⟨ Previous Next ⟩

Abstract

This paper presents a new register transfer level synthesis methodology for efficient SOC system design. The previous register transfer level synthesis systems first translate from a hardware description language to sequential circuits inadequately. Secondly, the systems separate registers and combinational circuits and then optimize only combinational circuits. This paper describes their disadvantages and then proposes a new method to overcome their shortcomings. This paper also shows the effectiveness of the proposed method by using the proposed method at designing the controller of a surveillance system.

본 논문에서는 효율적인 SOC 전송 설계를 위한 새로운 레지스터 전송 단계 합성 방법을 제안한다. 기존의 레지스터 전송 단계 합성기들은, 하드웨어 기술 언어로 기술된 설계 사양을 순서회로로 변환하는 과정에서 불합리한 변환을 수행하고 순서 회로를 최적화 하는 과정에서 순서회로를 구성하는 레지스터와 조합회로를 분리하여 조합회로 부만을 최적화 한다. 본 논문에서는 이러한 방식의 레지스터 전송 단계 합성기들이 가지는 단점을 지적하고, 이런 단점을 극복하기 위한 새로운 레지스터 전송 단계 합성 방법을 제안한다. 또한, 제안된 방법을 감시용 시스템의 컨트롤러 설계에 적용한 결과를 제시함으로써 본 논문에서 제안하는 방법의 유용성을 입증한다.

Keywords

References

  1. M.Feuer,"VLSI Design Automation : An Introduction", Proceedings of IEEE, Vol.71, No.1, pp.5-9, Jan. 1983.
  2. D.E.Thomas, C.Y.Hitchcock, et al., "Methods of Automatic Datapath Synthesis", IEEE Computer, pp.57-90, Dec. 1983.
  3. R. K. Brayton, G. D. Hachtel, C. T. McMullen, and A. Sangiovanni-Vincentelli, "Logic minimization algorithms for VLSI synthesis", Kluwer Academic Publishers, Boston, Oct 2007.
  4. E. J. McCluskey, "Logic design principles with emphasis on testable semicustom circuits", Prentice-Hall, Feb 2011.
  5. D. L. Perry, "VHDL", McGraw-Hill, Mar 1999.
  6. W. W. Peterson and E. J. Weldon, "Error -correcting codes", Colonial Press, Inc., 1972.
  7. ALTERA Data Book, ALTERA, San Jose (CA), 1999.
  8. Design Analyzer Reference Manual, Synopsys, June 2005.
  9. FPGA Databook and Design Guide, Actel, 1996.
  10. Quickworks@ V9.5 User's Guide, Quick Logic, June 2003.
  11. IEEE Standard VHDL language reference manual(IEEE Std1076-2002), IEEE, 17 May 2002.
  12. The Programmable Design Quick Start Handbook, Xininx, June 2006.