Journal of the Institute of Electronics and Information Engineers (전자공학회논문지)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지
DOI QR코드

DOI QR Code

Design of Dual-Path Decimal Floating-Point Adder

이중 경로 십진 부동소수점 가산기 설계

  • Received : 2012.04.18
  • Published : 2012.09.25
Download PDF
⟨ Previous Next ⟩

Abstract

We propose a variable-latency Decimal Floating Point(DFP) adder which adopts the dual data path scheme. It is to speed addition and subtraction of operand that has identical exponents. The proposed DFP adder makes use of L. K. Wang's operand alignment algorithm, but operates through high speed data-path in guaranteed accuracy range. Synthesis results show that the area of the proposed DFP adder is increased by 8.26% compared to the L. K. Wang's DFP adder, though critical path delay is reduced by 10.54%. It also operates at 13.65% reduced path than critical path in case of an operation which has two DFP operands with identical exponents. We prove that the proposed DFP adder shows higher efficiency than L. K. Wang's DFP adder when the ratio of identical exponents is larger than 2%.

본 논문에서는 동일한 크기의 지수를 갖는 십진 부동소수점 오퍼랜드의 가산 및 감산연산을 빠르게 하기 위해, 두 개의 데이터 경로를 가지는 십진 부동소수점 가산기를 제안한다. 제안된 십진 부동소수점 가산기는 L. K. Wang의 오퍼랜드 정렬 계획을 사용하지만 오퍼랜드의 지수 크기가 같을 경우 정밀도를 보장하는 범위 내에서 속도 향상을 위해 고속의 데이터 경로를 통해 연산한다. 제안된 가산기의 성능 평가를 위해 Design Compiler에서 SMIC사의 $0.18{\mu}m$ CMOS 공정 테크놀로지 라이브러리를 이용하여 합성하였다. 합성 결과 면적은 L. K. Wang의 가산기와 비교하여 8.26% 증가하였지만 전체 임계경로의 지연시간이 10.54% 감소하였다. 또한 같은 크기의 지수를 가지는 오퍼랜드를 연산할 때는 임계경로보다 13.65% 단축된 경로에서 연산을 수행하는 것을 확인하였다. 제안한 십진 부동소수점 가산기 구조는 동일 크기의 지수를 가지는 오퍼랜드의 비중이 2% 이상일 때 L. K. Wang의 가산기 구조 대비 효용성이 높다.

Keywords

References

  1. IEEE, "IEEE 754-2008 Standard for Floating- Point Arithmetic", 2008.
  2. M. F. Cowlishaw, The decNumber C Library v3.68, IBM Corportation, http://speleotrove.com/ decimal/decnumber.pdf, 2011.
  3. Sun Microsystems, BigDecimal class, java 2 plaform standard edition 5.0, API specification, http://java.sun.com/j2se/1.5.0/docs/api/java/math/BigDecimal.html, 2011.
  4. Intel Corportation, Intel Decimal Floating-Point Math Library, http://softw are.intel.com /en-us/articles/intel-decimal-floating-point-mathlibrary/, 2011.
  5. L. Eisen, J. W. Ward III, H. -W. Tast, N. Mading, J. Leenstra, S. M. Mueller, C. Jacobi, J. Preiss, E. M. Schwarz, and S. R. Carlough, "IBM POWER6 Accelerators: VMX and DFU," IBM J. Research and Development, vol. 51, no. 6, pp. 663-684, 2007.
  6. B. Sinharoy, R. Kalla, W. J. Starke, H. Q. Le, and R. Cargnoni, "IBM POWER7 multicore server processor," IBM J. Research and Developement, vol 55, no. 3, pp. 1-29, 2011. https://doi.org/10.1147/JRD.2010.2102670
  7. A. Y. Duale, M. H. Decker, H. -G. Zipperer, M. Aharoni, and T. J. Bohizic, "Decimal Floating-Point in z9: An Implementation and Testing Perspective," IBM J. Research and Development, vol. 51, no. 1/2, pp. 217-228, 2007. https://doi.org/10.1147/rd.511.0217
  8. C. F. Webb, "IBM z10: The Next-Generation Mainframe Micro-processor," IEEE Micro, vol. 28, no. 2, pp. 19-29, Mar-Apr. 2008. https://doi.org/10.1109/MM.2008.26
  9. L. K. Wang, C. Tsen, M. J. Schulte, and D. Jhalani, "Benchmarks and Performance Analysis of Decimal Floating-Point Applications," Proc. 25th IEEE Int'l Conf. Computer Design, pp. 164-170, 2007.
  10. P. Farmwald, "On the Design of High Performance Digital Arithmetic Units", PhD thesis, Stanford Univ., Aug. 1981.
  11. S. Oberman, Design Issues in High-Performance Floating-Point Arithmetic Units. Ph.D. thesis, Stanford University, November 1996.
  12. S. Oberman, H. Al-Twaijry, M. Flynn, A SNAP project: design of floating-point arithmetic units, in: Proceedings of 13th IEEE Symposium on Computer Arithmetic, 1997, pp. 156-165.
  13. A. Akkas, Dual-mode floating-point adder architectures, Journal of Systems Architecture, 2008, 54(12): pp. 1129-1142. https://doi.org/10.1016/j.sysarc.2008.05.004
  14. L. K. Wang, M. J. Schulte, J. D. Thompson, and N. Jairam, "Hardware Designs for Decimal Floating-Point Addition and Related Operations," IEEE Transactions on Computers, vol. 58, no. 3, pp. 322-355, Mar. 2009. https://doi.org/10.1109/TC.2008.147
  15. J. Thompson, M.J. Schulte, and N. Karra, "A 64-Bit Decimal Floating-Point Adder," Proc. IEEE CS Ann. Symp. VLSI (ISVLSI ''04), pp. 297-298, Feb. 2004.
  16. G. Even and P. M. Seidel, "A Comparison of Three Rounding Algorithms for IEEE Floating-Point Multiplication," IEEE Transactions on Computers, vol. 49, no. 7, pp. 638-650, July 2000. https://doi.org/10.1109/12.863033
  17. Xilinx, Spartan-3 FPGA Family Data Sheet, http://www.xilinx.com/support/documentation/ data_sheets/ds099.pdf, 2009.

Cited by

  1. 고속 연산을 위한 병렬 구조의 십진 부동소수점 연산 장치 설계 vol.17, pp.12, 2012, https://doi.org/10.6109/jkiice.2013.17.12.2921