Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Dynamic-Response-Free SMPS Using a New High-Resolution DPWM Generator Based on Switched-Capacitor Delay Technique

Switched-Capacitor 지연 기법의 새로운 고해상도 DPWM 발생기를 이용한 Dynamic-Response-Free SMPS

  • Lim, Ji-Hoon (School of Electronics Engineering, Soongsil University) ;
  • Park, Young-Kyun (School of Electronics Engineering, Soongsil University) ;
  • Wee, Jae-Kyung (School of Electronics Engineering, Soongsil University) ;
  • Song, In-Chae (School of Electronics Engineering, Soongsil University)
  • 임지훈 (숭실대학교 정보통신전자공학부) ;
  • 박영균 (숭실대학교 정보통신전자공학부) ;
  • 위재경 (숭실대학교 정보통신전자공학부) ;
  • 송인채 (숭실대학교 정보통신전자공학부)
  • Received : 2011.10.06
  • Accepted : 2012.01.05
  • Published : 2012.01.25
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we suggest the dynamic-response-free SMPS using a new high-resolution DPWM generator based on switched-capacitor delay technique. In the proposed system, duty ratio of DPWM is controlled by voltage slope of an internal capacitor using switched-capacitor delay technique. In the proposed circuit, it is possible to track output voltage by controlling current of the internal capacitor of the DPWM generator through comparison between the feedback voltage and the reference voltage. Therefore the proposed circuit is not restricted by the dynamic-response characteristic which is a problem in the existing SMPS using the closed-loop control method. In addition, it has great advantage that ringing phenomenon due to overshoot/undershoot does not appear on output voltage. The proposed circuit can operate at switching frequencies of 1MHz~10MHz using internal operating frequency of 100 MHz. The maximum current of the core circuit is 2.7 mA and the total current of the entire circuit including output buffer is 15 mA at the switching frequency of 10 MHz. The proposed circuit has DPWM duty ratio resolution of 0.125 %. It can accommodate load current up to 1 A. The maximum ripple of output voltage is 8 mV. To verify operation of the proposed circuit, we carried out simulation with Dongbu Hitek BCD $0.35{\mu}m$ technology parameter.

본 논문에서는 Switched-Capacitor 지연 기법의 새로운 고해상도 DPWM 발생기를 사용한 Dynamic-Response-Free SMPS를 제안한다. 제안된 회로는 Switched-Capacitor 지연 기법을 이용한 DPWM 발생기의 내부 커패시터 전압 기울기를 제어하는 방식으로 DPWM의 duty ratio를 결정한다. 제안된 회로는 컨버터의 피드백 전압과 기준전압을 비교하여 DPWM 발생기의 내부 캐패시터에 충방전되는 전류량을 제어하는 방식으로 출력전압 tracking이 가능하다. 따라서 제안된 회로는 기존 closed loop 제어 방식의 SMPS들에서 문제점이 되고 있는 동적 응답특성을 고려할 필요가 없으며, 출력 전압에 overshoot/undershoot로 인한 ringing 현상이 발생하지 않는다는 큰 장점을 가진다. 제안된 회로는 1MHz~10MHz까지 스위칭주파수를 사용자가 선택할 수 있으며, 100MHz의 내부 제어 동작 주파수로 10MHz 최대 스위칭 주파수(DPWM) 발생이 가능하다. 100MHz의 내부 제어 동작 주파수를 사용하여 10MHz 스위칭 주파수 발생시 소모되는 내부 회로의 최대 전류는 2.7mA이며, 출력 버퍼를 포함한 전체 시스템의 전류 소모는 15mA이다. 제안된 회로는 0.125%의 DPWM duty ratio 해상도를 가지고 부하에 최대 1A까지 전류공급이 가능하며, 최대 리플 전압은 8mV이다. 동부하이텍 BCD $0.35{\mu}m$ 공정 파라미터를 이용해 시뮬레이션을 수행하여 제안된 회로의 동작을 검증하였다.

Keywords

References

  1. S. C. Huerta, A. D. Castro, O. Garcia1, and J. A. Cobos, "FPGA based Digital Pulse Width Modulator with Time Resolution under 2 ns", 22nd Annual IEEE Applied Power Electronics Conference, pp. 877-881, Feb. 2007.
  2. A. Syed, E. Ahmen, E. Alarcon, and D. Maksimovi, "Digital Pulse-Width Modulator Architectures", 35th Annual IEEE Power Electronics Specialists Conference, pp. 4689-4695, Aachen, Germany, 2004.
  3. B. Patella, A. Prodi, A. Zirger and D. Maksimovi, "High-Frequency Digital PWM Controller IC for DC-DC Converters", IEEE Transactions on Power Electronics, pp. 438-446, Jan. 2003.
  4. Yanxia Gao, Shaofeng Zhang, Yanping Xu, and Shuibao Gao, "Analysis and comparison of three implementation methodologies for high-resolution DPWM", IEEE International Conference on Power Electronics Systems and Applications, pp. 1-7, 2009.
  5. 유상덕, 최영찬, 장기창, 최정수, 박정의, 정우주, 최중호 "디지털 제어 방식을 갖는 동기식 벅 변환기 설계에 관한 연구", 대한전자공학회, 2008년 SOC 학술대회, pp. 17-20, 2008년 5월
  6. Yanxia Gao, Shuibao Guo, Yanping Xu, Shi Xuefang Lin, and B. Allard, "FPGA-Based DPWM for Digitally Controlled High-Frequency DC-DC SMPS," IEEE Conference on Power Electronics Systems and Applications, pp. 1-7, May. 2009.
  7. Pui-Kei Leong, Chun-Hung Yang, Chi-Wai Leng, and Chien-Hung Tsai, "Design and implementation of sigma-delta DPWM controller for switching converter," IEEE International Symposium on Circuits and Systems, pp. 3074-3077, May. 2009.
  8. H. H. Ahmad, and B. Bakkaloglu, "A 300mA 14mV-ripple digitally controlled buck converter using frequency domain ${\Delta}{\Sigma}$ ADC and hybrid PWM generator," IEEE International Solid-State Circuits Conference, pp. 202-203, Feb. 2010.
  9. E. G. Soenen, A. Roth, J. Shi, M. Kinyua, J. aither, and E. Ortynska, "A robust digital DC-DC converter with rail-to-rail output range in 40nm CMOS," IEEE International Solid-State Circuits Conference, pp198-199, Feb. 2010.