The Journal of the Korea institute of electronic communication sciences (한국전자통신학회논문지)

Korea Institute of Electronic Communication Science (한국전자통신학회)
권호 표지
DOI QR코드

DOI QR Code

An Analog Memory Fabricated with Single-poly Nwell Process Technology

일반 싱글폴리 Nwell 공정에서 제작된 아날로그 메모리

  • Received : 2012.08.23
  • Accepted : 2012.10.05
  • Published : 2012.10.31
Download PDF
⟨ Previous Next ⟩

Abstract

A digital memory has been widely used as a device for storing information due to its reliable, fast and relatively simple control circuit. However, the storage of the digital memory will be limited by the inablility to make smaller linewidths. One way to dramatically increase the storeage capability of the memory is to change the type of stored data from digital to analog. The analog memory fabricated in a standard single poly 0.6um CMOS process has been developed. Single cell and adjacent circuit block for programming have been designed and characterized. Applications include low-density non-volatile memory, control of redundancy in SRAM and DRAM memories, ID or security code registers, and image and sound memory.

디지털 메모리는 신뢰성, 속도 그리고 상대적인 단순한 제어회로로 인해 지금까지 저장장치로서 널리 사용되어 왔다. 그러나 디지털 메모리 저장능력은 공정의 선폭감소의 한계로 인해 결국 한계에 다다르게 될 것이다. 이러한 저장 능력을 획기적으로 증가시키는 방안의 하나로서 메모리의 셀에 저장하는 데이터의 형태를 디지털에서 아날로그로 변화시키는 것이다. 한 개의 셀과 프로그래밍을 위한 주변회로로 구성된 아날로그 메모리가 0.16um 표준 CMOS 공정에서 제작되었다. 제작된 아날로그 메모리는 저밀도 불활성 메모리, SRAM과 DRAM에서 리던던시 회로 제어, ID나 보안코드 레지스터, 영상이나 음성 저장장치 등에 응용될 것이다.

Keywords

References

  1. 채용웅, "아날로그 메모리를 이용한 플레쉬 ADC", 한국전자통신학회논문지, 6권, 4호, pp. 545-552, 2011
  2. Y, Y. Chai, L.G. Johnson, "A 2x2 Analog Memory Implemented with a Special Layout Injector," IEEE J. Solid-State Circuit, Vol. 31, No. 6, pp. 856-859, Jun. 1996. https://doi.org/10.1109/4.509874
  3. Chai, Y.Y. and L.G. Johnson, "Floating gate MOSFET with reduced programming voltage," Electronics Letters, Vol. 30, No. 18, pp.1536-1537, 1993.
  4. A. Thomsen, M.A. Brooke, "A floating-gate MOSFET with tunnelling injector fabricated using a standard double-polysilicon CMOS process", IEEE Electron Device Lett., Vol.12, No.3, pp. 111-113, Mar. 1991. https://doi.org/10.1109/55.75728
  5. 배성환, 이창기, "고정밀 저속 다중채널 아날로그-디지탈 변환기", 한국전자통신학회논문지, 3권, 3호, pp. 165-169, 2008.
  6. K. Ohsaki, N.Asamoto, and S. Takagaki, "A Single Poly EEPROM Cell Structure for Use in Standard CMOS processes", IEEE J. Solid State Circuits, Vol. 29, No. 3, pp. 311-316, Mar, 1994. https://doi.org/10.1109/4.278354
  7. 한영오, "다중 채널 심장전기도 주 증폭기를 위한 필터 설계", 한국전자통신학회논문지, 5권, 2 호, pp. 180-184, 2010.
  8. R. J. McParland, R. Singh, "1.25V, Low Cost, Embedded Flash Memory for Low Density Applications", 2000 symposium on VLSI circuits Digest of Technical papers, pp. 125-130, 2000.