DOI QR코드

DOI QR Code

A Study on High Speed LDPC Decoder Algorithm Based on DVB-S2 Standard

멀티미디어 기반 해상통신을 위한 DVB-S2 기반 고속 LDPC 복호를 위한 알고리즘에 관한 연구

  • 정지원 (한국해양대학교 전파공학과) ;
  • 권해찬 (한국해양대학교 전파공학과) ;
  • 김영주 (목포대학교 컴퓨터공학과) ;
  • 박상혁 (목포대학교 정보통신공학과) ;
  • 이성로 (목포대학교 정보전자공학과)
  • Received : 2013.01.14
  • Accepted : 2013.03.08
  • Published : 2013.03.29

Abstract

In this paper, we proposed high speed LDPC decoding algorithm based on DVB-S2 standard for applying marine communications in order to multimedia transmission. For implementing the high speed LDPC decoder, HSS algorithm which reduce the iteration numbers without performance degradation is applied. In HSS algorithm, check node update units are update at the same time of bit node update. HSS can be accelerated to the decoding speed because it does not need to separate calculation of the bit nodes, However, check node calculation blocks need many clocks because of just one memory is used. Therefore, this paper proposed partial memory structure in order to reduced the delay and high speed decoder is possible. The results of the simulation, when the max number of iteration set to 30 times, decoding throughput of HSS algorithm is 326 Mbit/s and decoding speed of proposed algorithm is 2.29 Gbit/s. So, decoding speed of proposed algorithm more than 7 times could be obtained compared to the HSS algorithm.

본 논문에서는 멀티미디어 기반의 해상통신을 위한 DVB-S2 기반 고속 LDPC 복호를 위한 알고리즘을 제안하였다. 체크 노드 연산중에 비트 노드 연산을 수행하여 기존의 LDPC 복호 알고리즘에 비해 반복횟수를 줄일 수 있는 horizontal shuffle scheduling 알고리즘을 기반으로 하여 복호 속도를 보다 고속화 할 수 있는 알고리즘을 제안하였다. 기존의 체크 노드 연산은 하나의 메모리에서 값을 가져오기 때문에 체크 노드 연산과정에서 많은 지연이 발생하는데 이를 dc개의 병렬구조로 설계함으로써 체크 노드 연산과정의 지연을 줄일 수 있고 따라서 고속 복호가 가능하다. 이를 시뮬레이션 한 결과, 최대 반복 30회를 수행하였을 때 HSS 알고리즘은 326 Mbit/s, 제안한 알고리즘은 2.29 Gbit/s로 약 7배 이상의 복호 throughput을 얻을 수 있었다.

Keywords

References

  1. D. W. Jang and H. D. Choi, "A study on trans of a technology and standardization for modernizing marine mobile radio communications", Korea Inst. Commun. Inform. Sci. Winter Conf. (KICS), pp. 53-54, Gwangwon-do, Korea, Feb. 2012.
  2. R. G. Gallager, "Low-density parity-check codes," IRE trans. inform. theory, vol. 8, no. 1, pp. 21-28, Jan. 1962. https://doi.org/10.1109/TIT.1962.1057683
  3. "Digital Video Broadcasting(DVB); Second generation framing structure, channel coding and modulation systems for broadcasting, interactive services, news gathering and other broadband satellite applications (DVB-S2)." European Telecommun. Standard Inst. (ETSI) En 302 307 V1.2.1, Apr. 2009.
  4. D. J. C. Mackay and R. M. Neal, "Near Shannon limit performance of low-density parity-check codes," Electron. Lett., vol. 32, no. 18, pp. 1645-1646, Aug. 1996. https://doi.org/10.1049/el:19961141
  5. A. Segard, F. Verdier, D. Declercq, P. Urard. "DVB-S2 compliant LDPC decoder integrating Horizontal Shuffle Scheduling," Int. Symp. Intelligent Signal Process. Commun. (ISPACS 2006), pp. 1013-1016, Dec. 2006.
  6. J. Dielissen, A. Hekstra, and V. Berg. "Low cost LDPC decoder for DVB-S2," in Proc. 2006 Design, Automation Test in Europe (DATE'06), vol. 2, pp. 1-6, Munich, Germany, Mar. 2006.
  7. V. Savin. "Self-corrected min-sum decoding of LDPC codes," in Proc. IEEE Int. Symp. Inform. Theory (IEEE ISIT), pp. 146-150, July 2008.
  8. S. M. Kim, C. S. Park, and S. Y. Hwang, "A Novel Partial Parallel Architecture for High-throughput LDPC Decoder for DVB-S2," IEEE Trans. Consum. Electron., vol. 56, no. 2, pp. 820-825, May 2010 https://doi.org/10.1109/TCE.2010.5506007
  9. X.-Y. Hu, E. Eleftheriou, D.-M. Arnold, and A. Dholakia, "Efficient implementations of the sum-product algorithm for decoding LDPC codes." in Proc. IEEE Globecom, pp. 1036-1036E, San Antonio, TX, Nov. 2001.