Journal of Korea Society of Industrial Information Systems (한국산업정보학회논문지)

Korea Society of Industrial Information Systems (한국산업정보학회)
권호 표지
DOI QR코드

DOI QR Code

Design of FPGA Hardware Accelerator for Information Security System

정보보호 시스템을 위한 FPGA 기반 하드웨어 가속기 설계

  • 차정우 (대구대학교 대학원 컴퓨터정보공학과) ;
  • 김창훈 (대구대학교 대학원 컴퓨터정보공학과)
  • Received : 2012.11.29
  • Accepted : 2013.03.15
  • Published : 2013.04.30
Download PDF
⟨ Previous Next ⟩

Abstract

Information Security System is implemented in software, hardware and FPGA device. Implementation of S/W provides high flexibility about various information security algorithm, but it has very vulnerable aspect of speed, power, safety, and performing ASIC is really excellent aspect of speed and power but don't support various security platform because of feature's realization. To improve conflict of these problems, implementation of recent FPGA device is really performed. The goal of this thesis is to design and develop a FPGA hardware accelerator for information security system. It performs as AES, SHA-256 and ECC and is controlled by the Integrated Interface. Furthermore, since the proposed Security Information System can satisfy various requirements and some constraints, it can be applied to numerous information security applications from low-cost applications and high-speed communication systems.

정보보호 시스템은 소프트웨어, 하드웨어, FPGA(Field Programmable Array) 디바이스를 이용하여 구현되었다. S/W의 구현은 다양한 정보보호 알고리즘에 대해 높은 유연성을 제공하나 속도, 전력, 안전성 측면에서 매우 취약하며, ASIC 구현은 속도, 전력 측면에서는 매우 우수하지만 구현의 특성상 다양한 보안 플랫폼을 지원할 수 없다. 이러한 문제점들의 상충관계를 개선하기 위해 최근 FPGA 디바이스 상에서의 구현이 많이 이루어 졌다. 본 논문에서는 다양한 환경에서의 정보보호 서비스를 제공하기위한 정보보호 시스템을 위한 FPGA 기반 하드웨어 가속기를 설계한다. 개발한 정보보호 시스템은 비밀키 암호알고리즘(AES : Advanced Encryption Standard), 암호학적 해쉬(SHA-256 : Secure Hash Algorithm-256), 공개키 암호알고리즘(ECC : Elliptic Curve Cryptography)을 수행할 수 있으며, Integrated Interface에 의해 제어된다. 또한 기존의 시스템에 비해 다양한 정보보호 알고리즘을 지원하여 활용도를 높였으며, 파라미터에 따라 상충관계를 개선 할 수 있기 때문에 저 비용 응용뿐만 아니라 고속의 통신장비에도 적용이 가능하다.

Keywords

References

  1. 김신효, 강유성, 정병호, 정교일, "u-센서 네트워크 보안 기술 동향," 전자통신동향 분석, Vol. 20, No. 1 pp. 93-99, 2005. 2월.
  2. 주학수, 주홍돈, 김승주, "고속 암호연산 프로세서 개발 현황", 정보보호학회지, 제 12권, 제 3호, pp. 48 - 56, 2002. 6.
  3. NIST, Data Encryption Standard(DES), FIPS 46, 1977.
  4. A.J. Menezes, P.C. vanOorschot, and S.A. Vanstone, Handbook of Applied Cryptography, CRC Press, 1997.
  5. R.L. Rivest, M. Robshaw, R. Sidney, and Y. Yin, "The RC6 Block Cipher," First Advanced Encryption Standard (AES) Conference, 1998.
  6. R.L. Rivest, The MD5 Message Digest Algorithm, RFC 1321.
  7. J.R. Goodman, Energy Scalable Reconfigurable Cryptographic Hardware for Portable Applications, PhD thesis, MIT, 2000.
  8. 김창훈, 김태호, 홍춘표, "GF(2m)상의 고속 타원곡선 암호 프로세서", 한국정보과학회 논문지 A - 시스템 및 이론 , Vol. 34, No. 3, pp. 113-123, April 2007
  9. C.H. Kim, S. Kwon, and C.P. Hong, "FPGA implementation of high performance elliptic curve cryptographic processor over $GF(2^{163})$", Journal of Systems Architecture, Vol. 54, pp. 893-900, August 27, 2008. https://doi.org/10.1016/j.sysarc.2008.03.005
  10. 김창훈, 이남곤, 권순학, 홍춘표, "유한체 GF(2m) 의 응용을 위한 새로운 나눗셈 회로," 한국정보처리학회 논문지 A, Vol.12-A, No.3, June. 2005. https://doi.org/10.3745/KIPSTA.2005.12A.3.235
  11. 송영석, 박성모, 김영민, "저가형 시스템을 위한 소프트웨어 SPI 통신 프로토콜구현", 한국멀티미디어학회 춘계학술발표대회, Vol. 12, No. 1, pp. 260-262, 2009
  12. K. Gaj and P. Chodowiec, "Comparison of the Hardware Performance of the AES Candidates using Reconfigurable Hardware," The Third Advanced Encryption Standard (AES3) Candidate Conference, New York, USA, April 13-14, 2000.
  13. A. Dandalis et al., "A Comparative Study of Performance of AES Candidates Using FPGA's," The Third Advanced Encryption Standard (AES3) Candidate Conference, New York, USA, April 13-14, 2000.
  14. A.J. Elbirt et al., "An FPGA Implementation and Performance Evaluation of the AES Block Cipher Candidate Algorithm Finalists," The Third Advanced Encryption Standard (AES3) Candidate Conference, New York, USA, April 13-14, 2000.
  15. F. X. Standaert et al., "A Methodology to Implement Block Ciphers in Reconfigurable Hardware and its Application to Fast and Compact AES Rijndael," The Field Programmable Logic Array Conference, Monterey, California , pp.216-224, 2003.
  16. McEvoy R.P, Crowe F.M, Murphy C.C, Marnane W.P, "Optimisation of the SHA-2 family of hash functions on FPGAs", Emerging VLSI Technologies and Architectures, IEEE Computer Society Annual Symposium, Vol. 00, pp. 2-3, 2006.
  17. K. K. Ting, S. C. L. Yuen, K.-H. Lee, and P. H. W. Leong, "An FPGA based SHA-256 processor", Springer in FPL, Vol. 2438, pp. 577-585, 2002.
  18. N. Gura, S.C. Shantz, H.E. Sumit Gupta, V. Gupta, D. Finchelstein, E. Goupy, and D. Stebila, "An End-toEnd Systems Approach to Elliptic Curve Cryptography," CHES '02, LNCS 2523, pp. 349-365, 2002.

Cited by

  1. A Case Study on NAC System Implementation for Infringement Prevention of Information Assets vol.19, pp.6, 2014, https://doi.org/10.9723/jksiis.2014.19.6.107