The Journal of Korean Institute of Information Technology (한국정보기술학회논문지)

Korean Institute of Information Technology (한국정보기술학회)
권호 표지
DOI QR코드

DOI QR Code

FPGA Implementation of FAST Algorithm for Object Recognition

객체 인식을 위한 FAST 알고리즘의 FPGA 구현

  • 서창수 (금오공과대학교 대학원 전자공학과) ;
  • 김영형 (금오공과대학교 IT융합학과) ;
  • 이용환 (금오공과대학교 전자공학부)
  • Received : 2015.05.29
  • Accepted : 2015.08.06
  • Published : 2015.08.31
⟨ Previous Next ⟩

Abstract

In this paper, we present a method that detects useful feature points based on hardware architecture. We propose hardware architecture that uses the algorithm of FAST. Feature point detection process needs extensive computing power and processing time. Therefore, we build a hardware structure for real-time processing. The structure of the hardware is as follows. Loading images module, finding feature point candidates module and selecting valid feature points module operate independently using pipeline structure to reduce processing time. Proposed hardware architecture of FAST algorithm is simulated with Modelsim and ISE software program. Operating frequency and the number of gate has 217MHz and 78,209, respectively, with Synopsys design compiler. Process time is 1.38ms in case of $640{\times}480$ resolution image. Experimental results show good performance of our method.

본 논문에서는 FAST 알고리즘을 기반으로 한 특징점 추출 알고리즘을 FPGA로 구현하였다. 특징점 추출 과정은 많은 연산량을 필요로 한다. 이 과정을 하나의 이미지뿐만 아니라 동영상의 실시간 처리를 위한 하드웨어 구조로 만들었다. 연산시간을 줄이기 위하여 파이프라인 구조를 통하여 특징점 후보를 찾는 모듈, 특징점 점수를 구하는 모듈, 유효 특징점을 선택하는 모듈 등 각각의 모듈들이 독립적으로 동작하게 하였다. ModelSim과 ISE를 통하여 동작을 검증하였으며, Synopsys design compiler를 이용한 논리 합성 결과 동작 주파수는 217MHz이고 78,209개의 게이트를 사용하며 $640{\times}480$ 해상도의 이미지를 동작한 수행시간은 1.38ms이다. 그 결과 본 논문에서 구현한 객체 인식을 위한 FAST 알고리즘의 FPGA가 기존의 방법보다 수행능력이 우수함을 나타낸다.

Keywords

Acknowledgement

Supported by : 금오공과대학교

References

  1. Edward Rosten and Tom Drummond, "Machine Learning for High-Speed Corner Detection", Computer Vision-ECCV 2006, Vol. 3951, pp. 430-443, May 2006. https://doi.org/10.1007/11744023_34
  2. Claus, Christopher, et al., "Optimizing the SUSAN corner detection algorithm for a high speed FPGA implementation", Field Programmable Logic and Applications, pp. 138-145, Aug. 2009.
  3. D. G. Lowe, "Distinctive Image Features from Scale-Invariant Keypoints", International Journal of Computer Vision, Vol. 60, pp. 91-110, Nov. 2004. https://doi.org/10.1023/B:VISI.0000029664.99615.94
  4. Jong-Tae Sung, Young-Hyung Kim, and Yong-Hwan Lee, "Hardware Architecture to Extract Feature Points for Object Recognition", Journal of Advanced Information Technology and Convergence, Vol. 4, No. 2, pp. 25-35, Dec. 2014. https://doi.org/10.5121/ijait.2014.4303
  5. V. Bonato, "A Parallel Hardware Architecture for Scale and Rotation Invariant Feature Detection", IEEE Transactions on Circuits and Systems for Video Technology, Vol. 18, No. 12, pp. 1703-1712, Dec. 2008. https://doi.org/10.1109/TCSVT.2008.2004936
  6. H. Bay, T. Tuytelaars, and L. Gool, "SURF:Speeded Up Robust Features", Computer Vision-ECCV 2006, Vol. 3951, pp. 404-417, May 2006. https://doi.org/10.1007/11744023_32
  7. Hoon Heo and Kwang-Yeob Lee, "FPGA based Implementation of FAST and BRIEF algorithm for Object Recognition", Journal of IKEEE, Vol. 17, pp. 202-207, June 2013. https://doi.org/10.7471/ikeee.2013.17.2.202
  8. Taek-kyu Kim, "An Embedded FAST Hardware Accelerator for Image Feature Detection", Journal of The Institute of Electronics Engineers, Vol. 49, No. 2, pp. 28-34, Mar. 2012.
  9. J. R. Quinlan, "Induction of decision trees", Machine Learning 1, Vol. 1, Issue 1, pp. 81-106, 1986.