Journal of KIISE (정보과학회 논문지)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지
DOI QR코드

DOI QR Code

Tile Partitioning-based HEVC Parallel Decoding Optimization for Asymmetric Multicore Processor

비대칭 멀티코어 시스템 상의 HEVC 병렬 디코딩 최적화를 위한 타일 분할 기법

  • 류영일 (가천대학교 컴퓨터공학과) ;
  • 노현준 (가천대학교 컴퓨터공학과) ;
  • 류은석 (가천대학교 컴퓨터공학과)
  • Received : 2016.05.17
  • Accepted : 2016.07.04
  • Published : 2016.09.15
⟨ Previous Next ⟩

Abstract

Recently, there is an emerging need for parallel UHD video processing, and the usage of computing systems that have an asymmetric processor such as ARM big.LITTLE is actively increasing. Thus, a new parallel UHD video processing method that is optimized for the asymmetric multicore systems is needed. This paper proposes a novel HEVC tile partitioning method for parallel processing by analyzing the computational power of asymmetric multicores. The proposed method analyzes (1) the computing power of asymmetric multicores and (2) the regression model of computational complexity per video resolution. Finally, the model (3) determines the optimal HEVC tile resolution for each core and partitions/allocates the tiles to suitable cores. The proposed method minimizes the gap in the decoding time between the fastest CPU core and the slowest CPU core. Experimental results with the 4K UHD official test sequences show average 20% improvement in the decoding speedup on the ARM asymmetric multicore system.

최근 비디오 시스템은 초고해상도 영상의 사용으로 병렬처리의 필요성이 대두되고 있고, 시스템은 ARM big.LITTLE 같은 비대칭 처리능력을 지닌 컴퓨팅 시스템이 도입되고 있다. 따라서, 이 같은 비대칭 컴퓨팅 환경에 최적화된 초고해상도 UHD 비디오 병렬처리 기법이 필요한 시점이다. 본 논문은 인코딩/디코딩 시에 비대칭 컴퓨팅 환경에 최적화 된 HEVC 타일(Tile) 분할 기법을 제안한다. 제안하는 방식은 (1) 비대칭 CPU 코어들의 처리능력과 (2) 비디오 크기별 연산 복잡도 분석 모델을 분석하여, (3) 각 코어에 최적화된 크기의 타일을 할당함으로써, 처리속도가 빠른 CPU 코어와 느린 코어의 인코딩/디코딩 시간차를 최소화한다. 이를 ARM기반의 비대칭 멀티코어 플랫폼에서 4K UHD 표준 영상을 대상으로 실험하였을 때, 평균 약 20%의 디코딩 시간 개선이 발생함을 확인하였다.

Keywords

Acknowledgement

Supported by : 한국연구재단

References

  1. S. Yoo, Y. Shim, S. Lee, S.-A. Lee, and J Kim, "A case for bad big.LITTLE switching: How to scale power-performance in SI-HMP," Proc. of the Workshop on Power-Aware Computing and Systems, pp. 1-5, 2015.
  2. G. J. Sullivan, J.-R. Ohm, W.-J. Han, and T. Wiegand, "Overview of the High Efficiency Video Coding (HEVC) Standard," IEEE Transactions on Circuits and Systems for Video Technology, Vol. 22, No. 12, pp. 1649-1668, Dec. 2012. https://doi.org/10.1109/TCSVT.2012.2221191
  3. F. Bossen, B. Bross, K. Suhiring, and D. Flynn, "HEVC Complexity and Implementation Analysis," IEEE Transactions on Circuits and Systems for Video Technology, Vol. 22, No. 12, pp. 1685-1696, Dec. 2012. https://doi.org/10.1109/TCSVT.2012.2221255
  4. H. Ahn, and S. Jeon1g, "Power-Minimizing DVFS Algorithm Using Estimation of Video Frame Decoding Complexity," The Journal of Korean Institute of Communications and Information Sciences, Vol. 38B, No. 01, pp. 46-53, Jan. 2013. https://doi.org/10.7840/kics.2013.38B.1.46
  5. H. Baik, and H. Song, "A complexity-based adaptive tile partitioning algorithm for HEVC decoder parallelization," Proc. of IEEE International Conference on Image Processing (ICIP), pp. 4298-4302, 2015.
  6. H.-J. Roh, Y. Ryu, E.-S. Ryu, "Video Decoding Complexity Analysis Based on HEVC Resolution," Proc. of Fall Conference of Korea Information Processing Society (KIPS), pp. 1603-1606, 2015.

Cited by

  1. SHVC Tile-Based 360-Degree Video Streaming for Mobile VR: PC Offloading Over mmWave vol.18, pp.11, 2018, https://doi.org/10.3390/s18113728